期刊文献+

CMOS存贮单元的开路故障可测性设计 被引量:1

下载PDF
导出
摘要 在CMOS电路中,静态寄存器和触发器的某些电路分支的开路故障导致触发器变为动态,这些开路故障是不可检测的。事实上,大部分时序存贮器中的不可测开路故障都属于这一类。针对这一情况,本文提出了一种可使该类故障变为可测的设计方法,并给出了两个开路故障完全可测的寄存器电路。
作者 刘建都
出处 《微电子技术》 1994年第2期10-14,共5页 Microelectronic Technology
  • 相关文献

同被引文献9

  • 1刘建都,张安堂.CMOS存储器中地址译码器的开路故障及测试[J].空军工程大学学报(自然科学版),2000,1(2):78-81. 被引量:4
  • 2方祥圣,曹先霞.系统芯片SOC的BIST测试研究[J].安徽建筑工业学院学报(自然科学版),2006,14(3):59-61. 被引量:1
  • 3王新安,蒋安平,宋春殚.数字系统测试[M].北京:电子工业出版社,2007.
  • 4Quasem M SyJiang Z G,Gupta S K.Benefits of a SoC-specific test methodology[J].IEEE Design and Test of Computers,2003,20(3):68-77.
  • 5李华伟,李晓维,尹志刚,等.可测试性设计技术在通用 CPU设计中的应用[C]//全国测试学术会议.出版地不详:出版者不详,2002:191-195.
  • 6Rajsuman R.Design and test of large embedded memories:an overview[J].IEEE Design and Test of Computers,2001,18(3):16-27.
  • 7Rajsuman R.System-on-a-chip:design and test[M].[s.l.]:Artech House Inc,2000.
  • 8桂江华,钱黎明,申柏泉,周毅.SOC中的MBIST设计[J].电子与封装,2011,11(1):26-28. 被引量:2
  • 9王新安,吉利久.SOC测试中BIST的若干思考[J].微电子学与计算机,2003,20(10):41-44. 被引量:5

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部