期刊文献+

大规模集成电路多层布线结构对信号延时的影响

The Influence of the Multi-Layer Cabling Structure in Integrated Circuit on the Signal Delay
下载PDF
导出
摘要 通过集成电路各器件间的布线传递信号的过程,是将信号电荷向布线间形成的寄生电容充放电的过程。本文研究了集成电路多层连线的寄生电容模型、互连线RC树模型的延时估算等电路模拟技术,同时提出了今后该领域的研究方向。 Electricity charges and discharges from the multi-layer cabling's parasitic capacitance when signal is transferred among different parts of integrated circuit.This paper analyses the parasitic capacitance's pattern of multi-layer cabling and delay estimation of cabling's RC tree,and puts forward research orientations in this domain.
作者 刘峰 梁勇强
出处 《玉林师范学院学报》 2004年第5期45-48,共4页 Journal of Yulin Normal University
关键词 多层布线 延时 寄生电容 multi-layer cabling delay parasitic capacitance
  • 相关文献

参考文献3

  • 1[1]荒井英辅.集成电路A[M].北京:科学出版社,2000.
  • 2[2]荒井英辅.集成电路B[M].北京:科学出版社,2000
  • 3[4]扬华中.面向微系统芯片的建模方法[M].北京:清华大学出版社,2002

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部