功率MOSFET的数值模拟

下载PDF

导出

摘要功率UMOS结构相对于功率VDMOS结构的电压限制,通过对源漏沟道区掺杂不均匀的器件进行二维和两种载流子的数值模拟进行了比较;还对两种器件表面和体内的电场分布进行了比较;预估了UMOS由Si/SiO_2界面附近高电场强度引起的碰撞电离所导致的击穿电压下降现象。

作者 D.H.Navon 潘志斌徐国治

出处《微电子学》 CAS CSCD 1989年第2期25-27,49,共4页 Microelectronics

关键词 MOSFET 功率数值模拟 VDMOS UMOS

1张金英,华光平,纪新明,周嘉,黄宜平.沟槽深度对UMOS功率器件电学性能的影响[J].复旦学报（自然科学版）,2009,48(4):506-510.
2尹儒,王颖,胡海帆.栅增强功率ACCUFET的模拟研究[J].半导体技术,2011,36(1):4-7.
3胡海帆,王颖,程超.应变Si/SiGe沟道功率UMOSFET的模拟分析[J].固体电子学研究与进展,2010,30(1):32-36.
4张鹤鸣,戴显英,张义门,林大松.Trench MOS Controlled Thyristor[J].Journal of Semiconductors,2001,22(5):554-557.

微电子学

1989年第2期

浏览历史

内容加载中请稍等...