期刊文献⁺

任意字段

题名或关键词

题名

关键词

文摘

作者

第一作者

机构

刊名

分类号

参考文献

作者简介

基金资助

栏目信息

如何实现纳米级芯片设计的时序收敛

How to realize the timing closure in nanometer IC design

原文传递

导出

摘要随着芯片规模日益复杂,工艺尺寸日益缩小,时序收敛问题毫无疑问也越来越复杂和无法避免.工艺技术的每次进步都会带来新的问题,没有一个解决方案是一成不变的.

作者庄健

机构地区 Cadence公司资深工程师

出处《电子设计技术 EDN CHINA》 2005年第5期134-134,136-137,共3页 EDN CHINA

关键词纳米级芯片时序收敛制造工艺串扰信号

分类号 TN492 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1Cadence宣布业内首个DDR4 Design IP解决方案在28纳米级芯片上得到验证[J].中国集成电路,2012,21(10):87-87.
2曾庆宁,欧阳缮,廖桂生.基于阵列抗串扰自适应噪声抵消的语音增强[J].电子学报,2005,33(2):241-244. 被引量：8
3Karen Bartleson.芯片设计工具的互操作性是持续创新的关键[J].今日电子,2003(12):21-22.
4王亚飞,杨鸿文,李学华.基于串扰与干扰源相位同步的减小串扰研究[J].电波科学学报,2012,27(3):470-475. 被引量：4
5Mary.中科院EDA中心自主研发DFM工具为国内芯片企业提供纳米级芯片技术服务[J].今日电子,2013(10):25-25.
6闫春香,王祖林.用继电器实现50～900MHz宽带信号传输[J].遥测遥控,2005,26(1):62-65.
7孙磊,安建平,武岩波.信号串扰对高速模数转换器性能影响的分析[J].数据采集与处理,2008,23(4):486-491. 被引量：1
8杨晓斐,李新.基于无色ONU的10Gb/s对称WDM-PON实现[J].光通信技术,2012,36(12):22-24.
9周小燕,黎娅.基于小波变换的串扰信号频率的检测[J].河南师范大学学报（自然科学版）,2009,37(4):155-157.
10李昂,彭浩,杨涛.消除串扰自激的工程应用实例[J].电子元器件应用,2012,14(11):69-71.

电子设计技术 EDN CHINA

2005年第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...

;

使用帮助返回顶部