期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种新型高速高分辨率采样保持电路 被引量：1

A New High-Speed and High-Resolution Sample-and-Hold Circuit
下载PDF
导出
摘要 提出了一种新型的基于运算放大器的开关电容采样保持电路结构.采用速度补偿解决了高速高分辨采样保持电路对放大器要求增益高和速度快之间的矛盾.具体设计了采样保持电路,特别设计了其中的快速时间连续电压比较器.用Chart0.35μmCMOS工艺,进行HSPICE仿真,结果表明,本文设计的采样保持电路的分辨率为10位,采样速率高于70MHz s. A new sample-and-hold circuit based on an operational amplifier is described in this paper. It is useful to solve the conflict between speed and DC gain of an amplifier in a high-speed and high-resolution sample-and-hold circuit by using a speed compensation circuit. The circuit was simulated by 0.35 μm CMOS technology. The sample rate is higher than 70 MHz per second and the resolution is 10 bits.
作者 陈红卫 吴建辉
机构地区 东南大学电子工程系
出处 《应用科学学报》 CAS CSCD 北大核心 2005年第3期274-277,共4页 Journal of Applied Sciences
基金 国家863计划资助项目(2002AA1Z1230)
关键词 采样保持电路 高分辨率 高速 SPICE仿真 CMOS工艺 运算放大器 电压比较器 速度补偿 电路结构 开关电容 采样速率 设计 analog-to-digital converter Op Amp sample-and-hold
分类号 TN929.11 [电子电信—通信与信息系统] TP274.2 [自动化与计算机技术—检测技术与自动化装置]
  • 相关文献

参考文献10

  • 1Lin Y M,Kim B,Grey P R.A 13b 2.5 MHz selfcalibrated pipelined A／D converter in 3-μm CMOS[J].IEEE J Solid—State Circuits,1991,26(4):628—636.
  • 2Yu Paul C, Lee Hae-Seung. A 2.5-V, 12-b, 5-Msample/s pipelined CMOS ADC[ J ].IEEE Journal of Solid-State Circuits, 1996, 31(12) : 1954 - 1861.
  • 3Singer L A,Brooks T L.A 14-bit 10-MHz calibration—free CMOS pipelined A／D converter[A].Symposium on VISI Circuits,Digest of Technical Papers[C].1996.94—95.
  • 4Liu Hui,Wu Xiaohong, Hassoun Marwan. Components of a 12-bit 50 Ms/S non-radix 2 pipeline analog-to-digital converter[ A ]. IEEE Midwest Symp on Circuits and Systems Lansing M1[C]. 2000. 400 - 403.
  • 5Pan Hui, Segami Masahiro,Michael Choi, et al. A 3.3-V12-b 50-MS/S A/D converter in 0.6-μm CMOS with over 80-db SFDR[ J ].IEEE Journal of Solid-State Circuits,2002, 35(12) : 1769 - 1780.
  • 6Sumanen Lauri, Waltari Mikko, Halonen Kari A I. A 10-bit 200-MS/S CMOS parallel pipeline A/D converter[J].IEEE Journal of Solid-State Circuits, 2001, 36(7) : 1048 -1055.
  • 7Jamal Shafiq M, Fu Daihong, Hurst Paul J, et al. A 10-b120-Msample/s time-interleaved analog-to-digital converter with digital background calibration[ J ].IEEE Journal of Solid-State Circuits, 2002, 37(12): 1618- 1627.
  • 8Tao Z, Keramat M. A 10-bit 100-MS/s 50mw CMOS A/D converter[J]. IEEE Journal of Solid-State Circuits, 2002,37(6) : 674- 683.
  • 9Chuang Shang-Yuan, Sculley Terry L. A digitally self-calibrating 14-bit 10-MHz CMOS pipelined A/D converter[J]. IEEE Journal of Solid-State Circuits, 2002, 37(6):674 - 683.
  • 10Allen Phillip E, Holberg Douglas R. CMOS Analog Circuit Design[M]. Oxford University Press, 2002. 243 - 281.

同被引文献3

引证文献1

应用科学学报
2005年 第3期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部