高速电路需要专用测试技术——快速的时钟频率和陡峭的边沿把数字设计人员引向模拟问题

数字电路的速度越来越快,正在向数字电路设计者提出各种重大的测试难题.在许多情况下已不再能忽视数字电路的模拟效应.问题不仅在于超过100MHz的时钟频率,而且还在于脉冲边沿速率,因为ns级上升时间需要数百MHz的带宽.一些模拟参数正在引出越来越多的问题,如定时、串扰、噪声、建立与保持时间、地反射,还有电磁干扰.因此,许多数字电路设计者必须学习一些新的测试技术,必须使用一些新型工具,并且通常要熟悉传输线理论.高速电路更有可能呈现出两类问题——违犯建立与保持时间问题。