摘要
针对嵌入式系统的低功耗要求,采用位线分割结构和存储阵列分块译码结构,完成了64kb低功耗SRAM模块的设计.与一般布局的存储器相比,采用这两种技术使存储器的功耗降低了43%,而面积仅增加了18%.
To meet the low power requirement of the embedded system, a 64 kb-embedded SRAM module is designed by adopting the DBL approach and the proposed memory array Divided Block Decoding approach.Compared with the common memory structure, the power decreases by 43%, while the area increases only by 18%.
出处
《西安电子科技大学学报》
EI
CAS
CSCD
北大核心
2005年第4期643-647,共5页
Journal of Xidian University
基金
国家部委预研基金资助项目(41308010305)