摘要
对鉴相频率泄漏进行抑制,又不破坏环路的稳定性,是工程设计中必须重视的问题。本文通过对几种常用锁相环环路滤波器电路模型的传递函数的计算和分析,获得了在不破坏锁相环路稳定性的前提下对鉴相泄漏良好抑制的电路模型和参数。同时,分析表明:当锁相环的鉴相频率很低时,鉴相泄漏的抑制尤为重要,采用二阶低通有源滤波器具有最好的抑制性能。
In order to restrain PD （phase detecting） leakage without damaging the stability of PLL （Phase lock loop） , by calculating and analyzing several circuit models of phase-locked loop （PLL） filters＇ transfer function, the circuit model and its parameter to restrain leak without damaging the stability of PLL is obtained. Meanwhile, the results show that restraint for PD Leakage is more important when the PD frequency of PLL is lower.The 2-order low-pass active filter is the best for restraining PD leakage and its harmonious wave.
出处
《信息与电子工程》
2005年第2期133-136,共4页
information and electronic engineering
关键词
电子技术
鉴相泄漏抑制
传递函数
锁相环路稳定性
电路模型
electronic technology
restraint for PD （phase detecting） leakage
transfer function
PLL （Phase lock loop） stability
circuit model
