期刊文献+

CMOS数字电路的开路故障可测性设计技术 被引量:1

下载PDF
导出
摘要 随着器件尺寸的减小和集成度的提高,CMOS技术将成为数字VLSI电路的主要技术。但是,由于CMOS电路本身结构的一些特点,使电路中管子的开路故障不能用现有的测试程序产生可靠的测试码。因此,出现了许多CMOS电路的开路故障可测性设计方案。本文首先说明了CMOS电路的特.或以及通过例子测试CMOS电路开路故障所存在的问题,然后列举了其它几种设计方案,指出了它们存在的缺点,最后提出了比它们更优越、应用范围更广的设计方案。
作者 刘建都
出处 《微电子技术》 1995年第2期34-37,共4页 Microelectronic Technology
  • 相关文献

参考文献1

共引文献2

同被引文献11

  • 1MAZUMDER P, KULKARNI S, BHATTACHARYA M, et al. Digital circuit applications of resonant tunneling devices [J].Proceeding of the IEEE, 1998,86(4): 664 - 686.
  • 2SALAMA A E, ELMASRY M I. Fault characterization, testing considerations, and design for testability of BiCMOS circuits [J]. IEEE Journal of Solid-State Circuits,1992,27(6): 944 - 947.
  • 3BHATTACHARYA M, KULKARNI S, GONZALEZ A, et al. A prototyping technique for large-scale RTDCMOS circuits [A]. Proceedings of IEEE International Symposium on Circuits and Systems [C]. Geneva: Press Polytechniques et Universitaries Romandes,2000: 28- 31.
  • 4WAHO T, HATTORI K, HONDA K. Novel resonanttunneling multiple-threshold logic circuit based on switchingsequence detection [A]. 30th IEEE International Symposium on Multiple-Valued Logic Proceedings [C]. Oregon:IEEE, 2000:317 - 322.
  • 5AVALLI M,OLIVO P,DAMIANI M,etal. Novel design for testability schemes for CMOS ICs [J]. IEEE Journal of Solid-State Circuits, 1990,25(5): 1239- 1246.
  • 6YAMAMOTO M, MATSUZAKI H, ITOH T, et al.Ultrahigh-speed circuits using resonant tunneling devices [A]. Proceedings of VLSI, Ninth Great Lakes Symposium [C]. Washington: IEEE,1999:150 - 153.
  • 7SAMI A A,DHARMA P A. Physical failures and faults models of CMOS circuits [J]. IEEE Transactions on Circuit and System, 1987,34(3): 269 - 279.
  • 8KUNG S Y. VLSI array processors [J]. IEEE ASSP Magazine, 1985,2(3): 4 - 22.
  • 9张斌,阮刚,薛乐川.单稳双稳态转变逻辑单元等效电路模型[J].Journal of Semiconductors,1999,20(4):349-352. 被引量:2
  • 10王占国.纳米半导体材料及其纳米器件研究进展[J].半导体技术,2001,26(3):13-16. 被引量:10

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部