并行处理器数字信号处理系统

本文描述一个并行多处理器数字信号处理系统,并给出将此系统用于自适应干扰抑制阵列的算法、结构及实验结果。