期刊文献+

一种嵌入式微处理器片上调试系统的硬件部分设计

下载PDF
导出
摘要 本文介绍了嵌入式微处理器的片上调试方法,引入了其中基于MIPS微处理器的EJTAG片上调试规范。设计了EJTAG的片上硬件部分,将其分为核外TAP相关部分和核内调试相关寄存器部分,分别由EDA软件自动生成和人工设计完成。
出处 《集成电路应用》 2005年第11期36-38,共3页 Application of IC
  • 相关文献

参考文献5

  • 1李文,王恒才,唐志敏.一种CPU芯片硬件验证调试平台的设计与实现[J].计算机研究与发展,2003,40(6):884-888. 被引量:11
  • 2葛宏,基于EJTAG的交叉调试器开发,清华大学硕士论文,2003;
  • 3EJTAG Specification, Revision2.62, 2003;
  • 4MIPS32 4KTM Processor CoreFamily Software User' s Manual ,Revision 01.17,2002;
  • 5Boundary Scan Process Guide,Software Version 8.2004_2, 2004;

二级参考文献1

共引文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部