期刊文献+

MUSIC算法在高速并行处理机上的实现 被引量:4

Implementation of MUSIC Algorithm Based on High Speed Parallel Processor
下载PDF
导出
摘要 利用FPGA的特点,提出了一种实现MUSIC算法的新的高速并行硬件解决方案。给出了对MUSIC算法进行预处理的结果,为硬件实现加速提供可能;导出了MUSIC算法适合于FPGA实现的并行分解方法;介绍了用FPGA来实现谱峰搜索的新方法。结果表明,该设计方法处理速度理想,能够满足实时性要求。 A new scheme of the parallel realization of MUSIC algorithm on high speed signal processor is focused in this paper. Some results from effective pre-processing methods given in this paper benefit reducing computational complexity and improving process speed. At last, some new parallel analysis methods are provided for the realization of MUSIC algorithm in FPGA in this paper. It is proved that the method is good at speed and can be applied to real-time practice.
作者 郑洪 肖先赐
出处 《电子科技大学学报》 EI CAS CSCD 北大核心 2005年第6期759-762,共4页 Journal of University of Electronic Science and Technology of China
关键词 MUSIC 并行处理 现场可编程行阵列 谱峰搜索 MUSIC parallel processing field programmable gate array peak search
  • 相关文献

参考文献3

二级参考文献10

  • 1吴仁彪,保铮.两种新的估计二维高分辨率波达方向的并行算法[J].西安电子科技大学学报,1993,20(1):18-23. 被引量:1
  • 2黄铠 布里格斯FA.计算机结构与并行处理[M].北京:科学出版社,1990..
  • 3吴仁彪,1990年
  • 4Shan Tiejan,IEEE Trans ASSP,1985年,33卷,4期,806页
  • 5高勇,通信学报,2000年,21卷,3期
  • 6肖先赐,现代谱估计.原理及应用,1991年
  • 7黄铠,布里格斯FA计算机结构与并行处理,1990年
  • 8白英彩,分布式处理系统,1987年
  • 9蹇贤福,同步并行算法,1986年
  • 10高勇,刘皓,肖先赐,魏平.MUSIC算法在高速DSP上的并行实现[J].通信学报,2000,21(4):84-88. 被引量:14

共引文献17

同被引文献37

  • 1吴仁彪.一种通用的高分辨率波达方向估计预处理新方法[J].电子科学学刊,1993,15(3):305-309. 被引量:8
  • 2郭元曦,桑恩方,王继胜.MUSIC算法在分布式并行处理机上的实现研究[J].电子技术应用,2007,33(1):112-114. 被引量:4
  • 3杨明磊,陈伯孝,张守宏.宽带信号的中频正交采样[J].现代雷达,2007,29(3):47-51. 被引量:15
  • 4Huarng K C,Yeh C C.A unitary transformation method for angle-of-arrival estimation[J].IEEE Transactions on Signal Processing,1991,39(4):975-977.
  • 5Belloni F,Koivunen V.Unitary root-MUSIC technique for uniform circular array[C]//Proceedings of 3rd IEEE ISSPIT.Piscataway,NJ,USA:2003:451-454.
  • 6Brent R P,Luk F T,Loan C V.Computation of the singular value decomposition using mesh-connected processors[J].Journal of VLSI and Computer Systems,1985,1(3):242-271.
  • 7Yang B,Bohme J F.Reducing the computations of the singular value decomposition array given by Brent and Luk[J].SIAM Journal on Matrix Analysis and Applications,1991,12(4):713-725.
  • 8Stone H S.Parallel processing with the perfect shuffle[J].IEEE Transactions on Computers,1971,20(2):153-161.
  • 9Herbordt M C,Van Court T, Gu Y,et al. Achieving high performance with FPGA-based computing [J].Computer, 2007,40(3) : 50-57.
  • 10Khan U R,Owen H L,Hughes J L A. FPGA architec- tures for ASIC hardware emulators[C]//IEEE Inter- national ASIC Conference and Exhibit. New York: IEEE, 1993 : 336-340.

引证文献4

二级引证文献15

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部