混合压缩比结构16×16阵列乘法器设计
Design of blending compressor structure 16×16 bit array multiplier
摘要
在比较各种树型结构的基础上,提出了一种适合于16×16阵列乘法器的混合压缩比结构。并且采用改进布斯编码算法和符号补偿技术,用VHDL语言设计出了一个16×16有/无符号数乘法器。仿真结果表明,该乘法器综合性能优于采用IA和Wallace结构的乘法器,可用作数字系统中的乘法单元模块。所提出的混合压缩比结构还可以作为10-2压缩器应用于更高位数乘法器的设计之中,具有较高的实用价值。
出处
《电子技术应用》
北大核心
2005年第12期70-73,共4页
Application of Electronic Technique
参考文献7
-
1Booth A D. A Signed Binary Multiplication Technique[J].Quarterly Journal of Mechanics and Applied Mathematics,1951;4(2): 236-240.
-
2Kwentus A Y,Hung H T,Wilson AN,et A1.An Architecture for High-performance/small-area Multipliers for Use in Digital filtering Applications[J]. IEEE J Sol Sta Circ,1994;29(2):117-121.
-
3Wallace C S. A Suggestion for a Fast Multiplier[J].IEEE Transactions on Electronic Computers, 1964 ; 13(2): 14-17.
-
4许琪,原巍,沈绪榜.一种新的树型乘法器的设计[J].西安电子科技大学学报,2002,29(5):580-583. 被引量：16
-
5Wen-Chang Yeh, Chein-Wei Jen. High-speed Booth Encoded Parallel Multiplier Design[J]. IEEE Transactions on.Computers, 2000 ;49 (7) : 692-701.
-
6K.H.Cheng et al. The Improvement of Conditional Sum Adder for Low Power Applications. Proc,11th,Ann.IEEE Int'l ASIC Conf. 1998; 131 - 134.
-
7Fadavi-Ardekani J.M×N Booth Encoded Multiplier Generator Using Optimized Wallace Trees, Very Large Scale Integration(VLSI) Systems. IEEE Transactions on, 1993; 1(2): 120-125.
二级参考文献1
-
1蒋安平.专用32位浮点RISC的数据路径的研究[M].西安:西安微电子技术研究所,1997..
共引文献15
-
1周婉婷,李磊.基4BOOTH编码的高速32×32乘法器的设计与实现[J].电子科技大学学报,2008,37(S1):106-108. 被引量：5
-
2陈钦树,文爱军,雷海军.一种新型乘法累加器IP设计[J].湖南工程学院学报（自然科学版）,2004,14(3):51-54.
-
3黄君凯,张爱丽,吴士萍.基于RPE-LTP算法的语音编码器的研究[J].微电子学与计算机,2006,23(2):114-117. 被引量：2
-
4赵忠民,林正浩.一种改进的Wallace树型乘法器的设计[J].电子设计应用,2006(8):113-116. 被引量：12
-
5仇冀宏,陈钟鸣.一种新的Booth乘法器设计方法[J].合肥工业大学学报（自然科学版）,2006,29(11):1477-1480. 被引量：3
-
6范铁强,方青.基于VHDL的MBA-WT乘法器设计[J].黑龙江水专学报,2006,33(3):119-121.
-
7余洪敏,陈陵都,刘忠立.Design of a Dedicated Reconfigurable Multiplier in an FPGA[J].Journal of Semiconductors,2008,29(11):2218-2225. 被引量：5
-
8李军强,李东生,李奕磊,周志增.32×32高速乘法器的设计与实现[J].微电子学与计算机,2009,26(12):23-26. 被引量：9
-
9朱建卫,居水荣.一种可嵌入MCU的8位高速乘法器的设计[J].微电子学,2010,40(6):832-835. 被引量：2
-
10王良全,黄世震.基于FPGA的WALLACE TREE乘法器设计[J].现代电子技术,2011,34(16):113-115. 被引量：4
-
1商丽卫,刘耀军.FSATA乘法器的设计与实现[J].微型机与应用,2012,31(13):87-89.
-
2姚涛,高德远,王得利,潘永峰.嵌入式处理器的浮点乘法器设计[J].微电子学与计算机,2008,25(12):33-36.
-
3王田,陈健,付宇卓.一种32位全定制高速乘法器设计[J].小型微型计算机系统,2005,26(2):307-309. 被引量：2
-
4吕欣欣.浏览器大战[J].新世纪周刊,2007,0(16):148-148.
-
5朱世宇,夏汝华,甘科,刘春雷,陈小川.基于FPGA的阵列乘法器的设计与实现[J].自动化与仪器仪表,2011(4):60-61. 被引量：1
-
6武涛,胡长超,刘剑雯,段琳琳.Cpu中运算器的两种实现方法[J].光盘技术,2007(4):32-33.
-
7张文鹏.二进制补码阵列乘法器的设计[J].南阳师范学院学报,2005,4(3):83-87. 被引量：1
-
8刘隽,唐雄民,彭永进.基于Verilog HDL语言的硬件乘法器设计[J].电子元器件应用,2004,6(12):32-34.
-
9姚若河,欧秀平.数字阵列乘法器的算法及结构分析[J].中国集成电路,2006,15(8):15-17. 被引量：2
-
10杨忠晔,赵梅,吴俊.基于Pezaris算法的流水线阵列乘法器设计[J].微计算机信息,2007,23(23):303-304.
