一种基于FPGA的时钟跟踪环路的设计与实现

下载PDF

导出

摘要提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

作者刘海李倩褚振勇田红心

机构地区西安电子科技大学综合业务网国家重点实验室

出处《电子技术应用》北大核心 2006年第1期118-120,123,共4页 Application of Electronic Technique

关键词扩频通信抖动漂移数字延迟锁定环 FPGA

参考文献5

1王瀚晟.数字复接系统中时钟同步的传送与处理：博士学位论文[M].北京:清华大学电子工程系,1998..
2Efendovich A, Afek Y , Sella C, et al. Multi-frequency Zero-jitter Delay - locked loop. In: Proceedings of the IEEE1993 Custom Integrated Circuits Conference. Piscataway(NJ): IEEE, 1993
3Xilinx Virtex Tech Topic: Virtex Delay Locked Loops. http ://www. xilinx. com
4SmithMJS.Application-Specific Integrated Circuits[M].北京:电子工业出版社,2003..
5王瀚晟，博士学位论文，1998年
6曾烈光，中国专利,96109748.5，1996年
7张厥盛，锁相技术，1994年

1张福洪,朱小辉,吴铭宇,易志强.猝发式直扩系统伪码同步技术的FPGA实现[J].杭州电子科技大学学报（自然科学版）,2012,32(4):45-48.
2宋慧滨,梁雷,王永平,李菲,孙伟峰.基于延迟锁定环技术的数字脉宽调制器的设计与实现[J].电子器件,2015,38(2):327-331.
3尹燕,赵明生,蔡凡.数字直扩接收机中同步环路设计与仿真[J].计算机仿真,2006,23(11):325-327. 被引量：4
4李蝉,崔晓伟,李国民,陆明泉,冯振明.GPS接收机中相位舍位噪声影响DDL的跟踪性能[J].清华大学学报（自然科学版）,2008,48(4):522-525. 被引量：2
5锁相与同步技术、锁相环[J].电子科技文摘,1999(11):65-65.
6周富相,吴久银,吕晶.基于多通道观测量精确定时的算法及实现[J].解放军理工大学学报（自然科学版）,2007,8(4):328-332. 被引量：4
7夏为.定时测距导航卫星系统/全球定位系统(NAVSTAR/GPS)简述(一)[J].浙江水利水电专科学校学报,1998,10(1):5-9.
8胡彦逢,曹可劲,边少锋,李豹,叶鑫.基于时钟频漂检验的卫星导航欺骗识别算法[J].系统工程与电子技术,2015,37(7):1629-1632. 被引量：6

电子技术应用

2006年第1期

内容加载中请稍等...