期刊文献+

2-3混值编码与混值计数器 被引量:9

原文传递
导出
摘要 本文分析了三值信号的二值表示和三值电路的二值结构特征,提出了使用二值触发器和三值触发器设计混值计数器的方案。文中基于B^2TCD混值编码提出了8421 BCD码加法计数器使用混值逻辑的新设计。
出处 《中国科学(A辑)》 CSCD 1989年第8期848-855,共8页 Science in China(Series A)
基金 国家自然科学基金
  • 相关文献

同被引文献30

  • 1汪鹏君,方振贤,黄道,吴训威.基于电路定量理论的五值门电路和触发器设计[J].固体电子学研究与进展,2004,24(2):200-204. 被引量:8
  • 2钱博森.多窗口函数[J].计算机学报,1993,16(9):707-712. 被引量:1
  • 3吴训威,陈偕雄,F.P.Prosser.基于传输函数理论的四值CMOS电路[J].中国科学(A辑),1989,20(5):528-536. 被引量:6
  • 4汪鹏君,郁军军.钟控传输门绝热逻辑电路和SRAM的设计[J].电子学报,2006,34(2):301-305. 被引量:9
  • 5胡晓慧,沈继忠,周威.低功耗动态三值CMOS D触发器设计[J].浙江大学学报(理学版),2007,34(3):304-306. 被引量:2
  • 6MILTON E R, EVANDRO M, RICARDO R. Multi- ple valued logic algebra for the synthesis of digital cir- cuits[C]//Proceedings of IEEE International Symposi- um on Multiple-Valued Logic. Okinawaw, Japan: IEEE Computer Society, 2009 : 262- 267.
  • 7AKIRA M, HIROKATSU S, TAKAHIRO H. Design of a low-power quaternary flip-flop based on dynamic differential logic[J].IEICE Trans Electron, 2006, E89- C(11) :1591-1597.
  • 8ZHANG Wan-cheng, WU et al. Multiple-valued logic Nan-jian, TAMOTSU H, gates using asymmetric sin- gle-eleetron transistors[C]//Proceedings of IEEE Inter- national Symposium on Multiple-Valued Logic. Oki- nawaw, Japan: IEEE Computer Society, 2009:337 - 342.
  • 9陈书开.十值逻辑电路与十值数字模糊计算机[M].北京:国防工业出版社,2001.76-86.
  • 10Soo Jin Park,Byoung Hee Yoon,Kwang Sub Yoon,et al.Design of quaternary logic gate using double pass-transistor logic with neuron MOS down literal circuit[A].The 34th IEEE International Symposium on Multiple-Valued Logic[C].Toronto,Canada:IEEE Computer Society Press,2004.198-203.

引证文献9

二级引证文献6

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部