期刊文献+

MSTP芯片中虚级联模块的设计性能分析及实现

下载PDF
导出
摘要 介绍MSTP芯片中VC-12虚级联模块的设计和理论分析过程。经过软件仿真和FPGA验证,这部分电路设计正确合理,可以稳定工作在预定工作速率。应用该设计的MSTP芯片目前已经进入最后的后端布局布线阶段,今年年底将生产出样片。
出处 《光通信技术》 CSCD 北大核心 2006年第2期4-6,共3页 Optical Communication Technology
基金 国家863重点项目(2001-AA-12-10-71)资助。
关键词 MSTP 虚级联 FPGA
  • 相关文献

参考文献2

  • 1ITU-T, G707/Y1322, Network node interface for the synchronous digital hierarchy (SDH), 12/2003.
  • 2ITU-T, A Proposal for SONET standards on Virtual Concatenation of High Order and Low Order SPEs, 2000.

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部