期刊文献+

基于FPGA的DDR SDRAM控制器的实现 被引量:19

A Implementation of DDR SDRAM Controller based on FPGA
下载PDF
导出
摘要 随着现在各种处理器的工作频率越来越快,存储器的读写速度以及外围的控制电路的性能成为直接制约系统的性能的瓶颈。介绍了一种基于FPGA的DDRSDRAM控制器的设计。 With the CPUs speed up, the storage' s reading/writing speed and capability of periphery control circuit became the obstacle to the development of system' s performance. This paper proposes a new DDR SDRAM controller based on FPGA.
出处 《微计算机信息》 北大核心 2006年第01Z期156-157,共2页 Control & Automation
基金 上海市科委PDC项目027062012 AM0403基金资助
关键词 DDR SDRAM控制器 FPGA tcac DLL DDR SDRAM Controller FPGA tcac DLL
  • 相关文献

参考文献4

  • 1Jan M..and Anantha Chandrakasan "Digital Integrated Circuits"
  • 2B.S.Amrutur,M.A.Horowitz,"Fast Low-Power Decoders for RAMs," IEEE Journal of Solid-State Circuits,vol.36,no.10,pp.1506-1515,October 2001
  • 3H.Hidaka et al.,"A 34-ns 16-Mb DRAM with Controllaber VoltageDown Converter," IEEE Journal of Solid-State Circuits,vol.27,no.7,pp.1020-1027,July 1992
  • 4严来金,李明,王梦.RS(255,223)译码器的设计与FPGA实现[J].微计算机信息,2005,21(1):148-149. 被引量:12

二级参考文献4

  • 1王新梅 肖国镇.纠错码原理与方法[M].西安:西安电子科技大学出版社,1996..
  • 2Richard B.Wells,Applied Coding&Information Theory for Engineers,China Machine Press(Beijing,2002),pp.173-175.
  • 3H.M.Shao,T.K.Truong,t al,"A VLSI Design of a pipeline Reed Solomon Decoders,IEEE Trans.Comput.,Mar.1985,pp.393-403.
  • 4李红军,杜兴民,王兴华.RS编译码的一种硬件解决方案[J].电子技术应用,2003,29(5):59-61. 被引量:1

共引文献11

同被引文献64

引证文献19

二级引证文献51

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部