期刊文献+

深亚微米超大规模集成电路的静态时序分析 被引量:6

Static Timing Analysis of Deep Submicron VLSI
下载PDF
导出
摘要 介绍针对深亚微米集成电路的最佳时序分析方法——静态时序分析方法的原理及其优点,以最常用的EDA工具PrimeTime为例,详细说明了静态时序分析的原理,并应用于具体的芯片设计中。 In this paper, an optimized timing analysis method on deep submicron IC: static timing analysis (STA) is introduced. This contribution describes the principle and the strongpoint of STA in detail. And PrimeTime, one of the most commonly used EDA STA tools, is used to explain how to apply the STA theory in practical ASIC design.
出处 《微计算机信息》 北大核心 2006年第03Z期215-218,261,共5页 Control & Automation
基金 上海市科委PDC项目(合同号:027062012)
关键词 静态时序分析 PrimeTime 时序路径 时序约束 static timing analysis, STA, PrimeTime, Timing Path, Timing Constraint
  • 相关文献

参考文献1

二级参考文献1

  • 1张洪润 唐昌建.电子线路与电子技术[TN].北京:科学出版社,2002,11..

共引文献20

同被引文献32

  • 1陈敏,殷瑞祥,郭瑢,曾爱华.静态时序分析在数字ASIC设计中的应用[J].重庆工学院学报,2005,19(8):51-55. 被引量:4
  • 2张斌,张松涛.FPGA同步电路设计技巧[J].计算机与网络,2007,33(1):40-41. 被引量:4
  • 3张富彬,HO Ching-yen,彭思龙.静态时序分析及其在IC设计中的应用[J].电子器件,2006,29(4):1329-1333. 被引量:5
  • 4W.R. TONTI et al., "Reliability and design qualification of a sub-micron tungsten silicide E-Fuse', IRPS Proceedings [J], p. 152-156, 2004.
  • 5M. Alavi et al., "A PROM Element Based on Salicide Agglomeration of Poly Fuses in a CMOS Logic Process", IEDM Technical Digest[J],p.855-858, 1997.
  • 6A. Kalnitsky, I. Saadat, A. Bergemont, P. Francis, ."CoSi2 integrated fuses on poly silicon for low voltage 0.181xm CMOS applications" ,IEDM Technical Digest[J], p.765-768, 1999.
  • 7C. Kothandaraman, S.K. Iyer, S.S. Iyer, "Electrically Programmable Fuse (eFUSE) Using Electromigration in Silicides" [J], IEEE Electron Device Letters, vol.23, no.9,p. 523-525, 2002.
  • 8Himanshu Bhatnagar著.张文俊译.高级ASIC芯片综合.清华大学出版社.2007.6.
  • 9唐彬,徐强,王莉薇.数字IC设计-方法、技巧与实践[M].北京:机械工业出版社,2006.
  • 10ERIK Brunvand,Digital VLSI Chip Design with Cadence and Synopsys CAD Tools[M].电子工业出版社,2009.

引证文献6

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部