期刊文献+

SDH中E1/VC-12异步映射的设计与实现 被引量:1

下载PDF
导出
摘要 分析了同步数字体系中2.048Mbps支路信号E1异步映射进VC-12的过程,并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映射过程的正/零/负码速调整。同时,为了在异步时钟域之间可靠地传递数据,采用格雷码实现读时钟域对写指针的采样。该设计通过了功能仿真、综合及FPGA验证。
出处 《电子技术应用》 北大核心 2006年第3期117-120,共4页 Application of Electronic Technique
  • 相关文献

参考文献3

  • 1ITU-T Rec.G.783 Digital terminal equipment-Principal characteristics of multiplexing equipment for the synchronous digital hierarchy.ITU-T, 2004:183
  • 2孙玉.数字复接技术(第二版).北京:人民邮电出版社,1993:54—55.
  • 3Cummings C E. Simulation and Synthesis Techniques for Asynchronous FIFO Design.Sunburst Design Inc,2002 : 6-7.

同被引文献1

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部