期刊文献+

集成电路静电放电损伤的预防

下载PDF
导出
摘要 一、前言 静电放电(ESD)对电路的损伤不是始于今日,而是当前集成电路不断向小型化(微米、亚微米)和新工艺(薄氧化层、窄PN结)发展,电路更易受到静电放电的影响,对电压和电能的承受能力下降而产生致命失效和潜在失效罢了。现在已有人把静电放电称之为“科技时代”之鼠。 从一组Motorola报导的数据足以看出静电放电对集成电路的危害之大: 1、对10周内生产的微处理器生产进行跟踪: 前三周:未用镀镍盒子进行老化时淘汰率为:40×10<sup>-n</sup>(n不公开)
作者 焦舜华
出处 《洁净与空调技术》 CAS 1996年第3期10-14,共5页 Contamination Control & Air-Conditioning Technology
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部