期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种用于QAM解调均衡器中乘加器的硬件设计

下载PDF
导出
摘要 本文介绍了一种用于QAM(QuadratureAmplitudeModulation)解调均衡器中乘加(乘减)器(MAC)的设计,该设计完成了11bit10bit11bit10bit的运算。在乘加器的设计中,采用了改进的booth算法来减少部分积的数目,用压缩的Wallacetree结构将产生的部分积相加,进一步减少了硬件开销,降低了功耗。通过modelsim仿真该电路可以完成所需的功能。
作者 于绍友
机构地区 蚌埠经贸学校
出处 《安徽电子信息职业技术学院学报》 2006年第2期80-81,83,共3页 Journal of Anhui Vocational College of Electronics & Information Technology
关键词 QAM 乘加器 均衡器 华莱士树
分类号 TP311.1 [自动化与计算机技术—计算机软件与理论]
  • 相关文献

参考文献10

  • 1Michael J. Schulte, Member, IEEE, Pablo I. Balzola, Ahmet Akkas, and Robert W. Brocato “Inter Multiplication with Overflow Detection or Saturation” [J] . IEEE TRANSACTIONS ON COMPUTERS,VOL49,NO. 7 ,JULY 2000.
  • 2Kwentus. A. Y, Hung. H, T. Wilsson Jran, An architecture for high- performance/small- area multipliers for use in digital filtering applications, [ J] . IEEE. Solid - state circuits vol 29 pp117 -121 ,Feb 1994.
  • 3Aleksander, I, Array Networks for a Parallel Adder and Its control[J], IEEE Trans. on Electr. Computers, Vol. EC - 16, No. 2,April 1967.
  • 4Jan M．Rabaey．数字集成电路设计透视[M]．北京：清华大学出版社，1998—12：408—413．
  • 5李国峰.自适应数字滤波器中乘法器的硬件设计[J].南开大学学报（自然科学版）,2002,35(2):28-31. 被引量：3
  • 6John G．Proakis 著(张力军,张宗橙，郑宝玉等译)数字通信[M].北京：电子工业出版社,2004．477-507．
  • 7L. B. Jackson, J.. F. Kaiser, and H. S. McDonald, An approach to implementation of digital filters[J], IEEE Trans. on Audio Electroacoustitcs, vol. 16, pp. 413-421,1968.
  • 8C.R. Baugh and B. Wooley , A two's complement array multiplication algorithm[J], IEEE Trans. on Computers, vol. C -22,no. 12,pp. 1045 -1047,Dec. 1973.
  • 9Y. N. Chang, J.H. Satyanarayana, and K. K. Parhi, Design and implementation of low power digit - serial multipliers[J], in Proc.1997 IEEE International Conference on Computer Design(ICCD),(Austin,TX) ,pp. 186 - 195,Oct. 1997.
  • 10Keshab K．Porhi(陈弘毅等译).VLSI数字信号处理系统设计与实现[M].机械工业出版社2004 350—361．

二级参考文献1

共引文献2

安徽电子信息职业技术学院学报
2006年 第2期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部