期刊文献+

基于FPGA的高速计数器设计 被引量:2

Besign of High Speed Counter Based on FPGA
下载PDF
导出
摘要 为了提高工业控制器中高速计数器的计数频率和扩展计数模式,介绍一种利用FPGA,通过VHDL语言设计的高速计数器,有15种工作模式,计数频率可达100kHz以上。同时介绍了高速计数器的设计原理,提供了高速计数器与微处理器的接口实例。 Improving count frequency and model of high speed counter, high speed counter is designed by FPGA and VHDL language. The high speed counter has 15 kind count model and over 100kHz count frequency. Designed theory of high speed counter is introduced. An apphcation example with MCU is given. The high speed counter has application value in the technical controller.
出处 《电气应用》 北大核心 2006年第4期140-142,133,共4页 Electrotechnical Application
关键词 高速计数器 (HSC) 现场可编程逻辑阵列 (FPGA) VHDL语言 high speed counter field programmable gate array VHDL language
  • 相关文献

参考文献3

  • 1[1]赵俊超等编.集成电路设计VHDL教程.北京:希望电子出版社,2002
  • 2[3]Altera corporation.Altera Digital Library,2002
  • 3[4]Altera corporation.Development Tools Selector Guide,2000

同被引文献11

引证文献2

二级引证文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部