10Gbps线速转发引擎的并行流水线设计与实现

设计了一种基于FPGA平台的并行处理流水线结构,配合高速查表,可支持10Gbps接口的报文转发。该设计已应用在国家863计划重大课题“可扩展到T比特的高性能IPv4/v6路由器基础平台及实验系统”中,并通过测试。