摘要
利用CPLD芯片的大容量、可编程特性,设计了具有缓存功能的高速异步串行通信接口芯片,以满足日益提高的快速串行通信要求。着重介绍了该接口芯片的工作原理、硬件构成及部分模块的VHDL设计过程,并通过计算机仿真和实验证明了设计的正确性。
Making use of large inner capacity and programmable resource of a CPLD chip, a high speed UART with buffer bas been designed to meet communication requirement. This paper emphasized on principle, configuration and some modules design procedure. And a reasonable simulation result has been given.
出处
《微计算机信息》
北大核心
2006年第05Z期197-199,共3页
Control & Automation
基金
D0304004040111北京市嵌入式系统研究与开发202-01072……北京市嵌入式系统重点实验室建设