期刊文献+

适用于VLSI的一种并行乘法器结构

A parallel multiplier for VLSI
下载PDF
导出
摘要 本文给出了二进制补码和无符号乘法器的通用表达式。对VLSI乘法器的结构进行了讨论。 The uniform expression of multiplier of two's complement and unsignednumber are given in this paper. The multiplier construction for VLSI is discussed.
作者 洪一
出处 《电讯技术》 北大核心 1989年第2期17-20,共4页 Telecommunication Engineering
关键词 VLSI 乘法器 信号处理 并行乘法器 Technique of Signal Processing Parallel Multiplier
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部