期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

新型PSOI LDMOSFET的结构优化

Optimization of PSOI LDMOSFET Structure
下载PDF
导出
摘要 针对沟道下方开硅窗口的图形化SOI(PSOI)横向双扩散MOSFET(LDMOSFET)进行了结构优化分析,发现存在优化的漂移区长度和掺杂浓度以及顶层硅厚度使PSOILDMOSFET具有最大的击穿电压和较低的开态电阻。PSOI结构的RESURF条件为Nd·tsi=1.8～3×1012cm-2。对结构优化的PSOILDMOSFET进行了开态输出特性模拟,输出特性曲线没有曲翘现象和负导现象,开态击穿电压可达到16V,器件有源区的温度降低了50℃。结构优化有利于提高器件性能和降低器件的开发成本。 The optimization of PSOI LDMOSFET structure was achieved through numerical analysis, There existed optimal drift length, doping concentration, and top silicon thickness making the structure have high off-breakdown voltage and low on-resistance. The RESURF rule for PSOI structure was Nd·tsi=1.8～3×10^12cm^-2. The output characteristics of the optimized PSOI structure were also analyzed. No kink effect or negative conductivity effect were shown, and the device temperature decreased about 50℃. The structure optimization was a good way to improve the performance of the device and decrease the fabrication costs.
作者 程新红 宋朝瑞 俞跃辉 姜丽娟 许仲德
机构地区 温州大学物理与电子信息学院 中科院上海微系统与信息技术研究所 东北微电子所
出处 《半导体技术》 CAS CSCD 北大核心 2006年第6期444-447,459,共5页 Semiconductor Technology
基金 上海市自然科学基金(03ZR14109)资助项目
关键词 图形化PSOI 横向双扩散MOSFET 击穿电压 结构优化 PSOI LDMOSFET breakdown voltage structure optimization
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献16

  • 1ARNOLD E. Silicon-on-insulator devices for high voltage and power IC applications[J]. J Electrochem Soc,1994,141(7):1983 - 1988.
  • 2MATSUMOTO S, HIRAOKA Y, SAKAI T, et al. A high-efficiency thin-film SOI power MOSFET having a self-aligned offset gate structure for multi-Gigahertz applications[J].IEEE Trans. Electron Devices, 2001,48:1270- 1274.
  • 3MURARI B, BERTOTTI F, VIGNOLA G A. Smart Power ICs[M], Springer-Verlag, 1996.
  • 4FIORENZA J G, ANTONIADIS D A, ALMO del JA, et al. RF power LDMOSFET on SOI[J].IEEE Electron Device Letters, 2001, 22(3):139- 141.
  • 5LEUNG Y K, KUEHNE S C, HUANG VSK, et al. Spatial temperature profiles due to non-uniform self-hea ting in LDMOS's in thin SOI[J]. IEEE Electron Device Letters, 1997, 18(1):13- 15.
  • 6UDREA F, POPESCU A, MILNE W, et al. Breakdown analysis in JI, SOl and Partial SOI power structures[A]. IEEE International SOI Conference Proceedings[C], 1997.102- 103.
  • 7GAMER D M, UDREA F, LIM H T, et al. The integration of high-side and low-side LIGBT on partial silicon-on-insulator [J]. Solid-State Electronics , 2000 ,44(6): 929 - 935.
  • 8LIM H T, UDREA F, MILNE W I, et al. Switchingspeed enhancement of the LDMOSFETs using partial-SOI technology[A]. IEEE International SOI Confe rence Proceedings[C], 1998.53 - 54.
  • 9LIM H T, UDREA F, GAMER D M, et al. Modeling of self-heating effect in thin SOl and partial SOI LDMOS power devices[J].Solid-State Electronics, 1999, (43): 1267- 1280.
  • 10PARK M J, GRASSER T, KOSINA H, et al. A numerical study of P-SOI LDMOSFETs [J].Solid-State Electronics, 2003, 47 (2):275 -281
半导体技术
2006年 第6期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部