期刊文献+

嵌入式只读存储器的内建自测试设计 被引量:3

Built-in Self-test for Embedded Read-only Memory
下载PDF
导出
摘要 随着存储器件日益向着高速、高集成方向发展,依靠外部设备对嵌入式存储器的测试变得越来越困难,内建自测试是解决这个问题的有效方法;文中详细分析了存储器的故障表现和诊断算法,给出了嵌入式只读存储器的内建自测试的一种设计实现,同时研究了将边界扫描技术与只读存储器的内建自测试相结合、形成层次化系统芯片SoC的设计策略。 With the memory's growth towards high-speed and high-integration, to test embedded memory with external equipment is becoming more and more difficult, BIST (built-in self-test) is very effective in solving this problem. Fault displays and fault diagnosis algorithms of memory is analyzed in detail, a design implementation of embedded ROM BIST is given. Finally, design strategy of combining Boundary Scan Solution with ROM BIST to form hierarchical SoC is discussed.
作者 刘峰
出处 《计算机测量与控制》 CSCD 2006年第5期589-591,599,共4页 Computer Measurement &Control
关键词 嵌入式只读存储器 内建自测试 故障模型 MARCH算法 embedded read-only memory built-in self-test fault model march algorithm
  • 相关文献

参考文献4

二级参考文献17

  • 1吕涛 李华伟 等.基于模拟的验证技术在一款通用CPU设计中的应用.2002年全国测试学术会议论文集[M].上海,2002..
  • 2何蓉晖 李华伟 等.一款通用CPU中的Memory BIST设计.2002年全国测试学术会议论文集[M].上海,2002..
  • 3尹志刚 李华伟 等.一种遵循IEEE1149.1标准的可测试性设计结构.中国科学院第七届研究生学术研讨会论文集[M].北京:中国科学院,2002..
  • 4[1]Rochit Rajsuman. System-on-a-Chip Design and Test.USA: Advantest America R&D Center, Inc, 2000:57 156
  • 5[2]Alfred L Crouch. Design-for-Test for Digital IC′ s and Embedded Core Syqems, USA: Prentice Hall PTR, 1999:175~240
  • 6IEEE 1149.1. IEEE Standard Test Access Port and Boundary-Scan Architecture[S]. 2001.
  • 7IEEE 1149.4. IEEE Standard for a Mixed Signal Test Bus[S]. 1999.
  • 8IEEE 1149.5. IEEE Standard Module Test and Maintenance (MTM) Bus Protocol[S]. 1995.
  • 9IEEE P1500. IEEE Standard for Embedded Core Test[EB/OL]. http://grouper. ieee. org/groups/1500/.
  • 10NEXUS 5001 Forum[EB/OL]. http://www, ieee-isto. org/Nexus5001/about. html.

共引文献35

同被引文献20

引证文献3

二级引证文献10

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部