期刊文献+

基于CPLD的级联型多电平变频器脉冲发生器的设计 被引量:1

A Pulse Generator Design Based CPLD for Cascaded Multilevel Convertor
下载PDF
导出
摘要 本文基于级联型多电平变频器的拓扑结构和载波移相SPWM技术,由数字信号处理器(DSP)与复杂可编程逻辑器件(CPLD)组成的PWM脉冲发生器,解决了DSP与多电平变频器的开关器件间的驱动脉冲接口问题。 in this paper, based on the topology of cascaded multilevel converter and its modulation technique of carrier phase-shifting, Digital Signal Processor (DSP) and Complex Programmable Logic Divice (CPLD) consist of PWM pulse generator, the paper solves the oroblem of driving pulse interface between Digital Signal Processor (DSP) and switching devices.
机构地区 上海大学
出处 《微计算机信息》 北大核心 2006年第06Z期214-215,共2页 Control & Automation
基金 国家自然基金项目"混合磁路发电机及电动机驱动控制技术研究"资助 基金号:50337030
关键词 级联型多电平 载波移相 复杂可编程逻辑器件 cascade multi-level carrier phase-shifting complex programmable logic device(CPLD)
  • 相关文献

参考文献2

二级参考文献5

共引文献86

引证文献1

二级引证文献3

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部