摘要
本文通过介绍嵌入式处理器串口通信的特点,针对RAM空间有限的小系统,提出了一种具有软件模拟FIFO缓冲区的串行口通信模块,并详细说明了模块设计的方法。
After introducing the characteristics of serial communication, this article proposes a serial-communication module with simulated FIFO buffers to RAM limited embedded-systems, and then explains the design in detail.
出处
《微计算机信息》
北大核心
2006年第07Z期64-66,共3页
Control & Automation
基金
国家自然科学基金资助项目(编号:10235010)
关键词
串口通信
模拟FIFO缓冲区
模块化
Serial-communication, Simulated FIFO Buffers, Modularization