摘要
探讨了一个可靠性高,通讯代价低的浮点IP集成方案。浮点运算IPFXU采用80bit扩展精度,支持i960mc的浮点指令集。为了在兼容X86指令集的32bit处理器系统中,实现IP核的集成,精心设计了耦合单元(FIU),以完成数据请求的拆分,指令匹配,数据的打包、卸包和处理器的同步控制。
A floating point computing unit IP FXU is integrated in the 32bit embedded microprocessor amec86. For coupling the IP and supporting the 80bit extended_real computing , FIU is designed to split memory access,transform the format of instructions and datas,and synchronize the floating point unit with other units.
出处
《微电子学与计算机》
CSCD
北大核心
2006年第7期129-133,共5页
Microelectronics & Computer
基金
"十五"预研项目(41308010307)
关键词
浮点IP
耦合单元
集成
Floating point IP, Coupling unit, Integration