期刊文献+

利用异步采样电路提高SRAM工艺FPGA的设计安全性 被引量:1

下载PDF
导出
摘要 提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法。该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性。此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性。
出处 《电子技术应用》 北大核心 2006年第7期90-92,96,共4页 Application of Electronic Technique
  • 相关文献

参考文献5

  • 1Xilinx Coporation. Virtex-Ⅱ platform FPGA Handbook[EB/OL]. Available on www.xilinx.com.2004
  • 2Bossuet L, Gogniat G, Burleson W. Dynamically configurable security for SRAM FPGA bitstreams[A]. In Proceedings of the 18th international parallel and distributed processing symposium[C], 2004:146-152
  • 3Xilinx Coporation. CoolRunner-Ⅱ CPLD in secure applications[EB/OL]. Availahle on www.xilinx.com. 2002
  • 4Actel Corporation.Understanding actel antifuse device security[EB/OL]. Available on www.actel.com. 2004
  • 5Ahera Corporation. Cyclone device handbook datasheet[EB/OL]. http://www.altera.com.2003

同被引文献3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部