期刊文献+

单通道VLSI阵列容错的神经网络算法 被引量:1

Neural Network Algorithm of VLSI Fault-Tolerant Array Using Single-Track Switches
下载PDF
导出
摘要 为了解决大面积的VLSI(超大规模集成电路)电路制造过程中因缺陷而造成的成品率低的问题,可以采用降阶和冗余两种VLSI阵列重构方法,这两种方法都属于NP-完全问题。该文是通过冗余修复方法来解决这一问题的。该文基于Hopfield神经网络为模型,将阵列的重构问题转化为矛盾图的最大独立集问题。通过Hopfield神经网络的能量函数方程进行求解,求得合理的补偿通道来完成问题的求解。实验分析表明该方法是简单有效的。 In order to solve the problem of low yield caused by the defects in VLSI manufacture, we usually employ two approaches for redundant VLSI array reconfiguration or degradable VLSI array reconfiguration. Both approaches are proved NP - hard. The paper will get a redundant repair method to solve the problem. It's based on the model of Hopfield neural network, changing the problem of array reconfiguration into the problem of maximum independent set of contradiction graph. Through the energy function of Hopfield neural network, it will be easy to find reasonable path to solve the problem. It is proved by experiment to be a simple and useful method.
作者 陈茂 高琳
出处 《计算机仿真》 CSCD 2006年第7期146-149,共4页 Computer Simulation
基金 国家自然科学基金(30470414) 陕西省自然科学基金项目(2003F09)
关键词 阵列重构 神经网络 最大独立集 补偿通道 Array reconfiguration Neural network Maximum independent set Compensation path
  • 相关文献

参考文献3

  • 1赵天绪,马佩军,郝跃,焦永昌.基于子单元级冗余的VLSI成品率优化设计方法[J].西安电子科技大学学报,2001,28(3):283-286. 被引量:1
  • 2S Y Kuo,W K Fuchs.Efficient spare allocation for reconfigurable arrays[J].IEEE Design and Test,1987,4(2):24-31.
  • 3S Y Kung,S N Jean,C W Chang.Fault-tolerant array processors using single track switches[J].IEEE Trans.Comp.,1989,38(4):501-504.

二级参考文献2

同被引文献5

  • 1Li Youmei, Xu Zongben. An Ant Colony Optimization Heuristic for Solving Maximum Independent Set Problems[C].Proc. of the 5th International Conference on Computational Intelligence and Multimedia Applications. Xi'an, China: [s. n.], 2003: 206-211.
  • 2Stutzle T, Hoos H H. MAX-MIN Ant System[J]. Future Generation Computer Systems, 2000, 16(8): 889-914.
  • 3Solnon C, Fenet S. A Study of ACO Capabilities for Solving the Maximum Clique Problem[J]. Journal of Heuristic, 2006, 12(3): 155-180.
  • 4Kung S Y, Jean S N, Chang C W. Fault-tolerant Array Processors Using Single Track Switches[J]. IEEE Trans. on Comp, 1989, 38(4): 501-514.
  • 5高琳,张军英,许进.基于神经网络的单通道冗余VLSI/WSI阵列重构算法[J].电子学报,2001,29(12):1685-1688. 被引量:1

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部