期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一种1.8V10/100 Mb/s以太网物理层发送电路

A 1.8 V Transmitter for 10/100 Mb/s Ethernet Physical Layer
原文传递
导出
摘要 根据IEEE 802.3协议的指标要求,设计了一种采用0.18μm 1.8 V CMOS工艺的10/100 Mb/s以太网物理层发送电路.电路的实质是一个分辨率为5 bit,采样速率为125 MHz,上升下降时间为4 ns的电流驱动型数模转换器.芯片面积0.865 mm2,100 Mb/s时功耗为83.37 mW,10 Mb/s时功耗为109.6 mW. A 0.18 tan 1.8 V CMOS transmitter that implements IEEE 802.3 Ethernet physical layer standards for 10/100 Mb/s data rates is described. The circuit is substantially a current-steering digital-to-analog converter with 5 bit resolution, 125 MHz sampling rate and 4 ns transition time. The chip area is 0. 865 mm^2 ; power dissipation is 83.37 mW in 100 Mb/s and 109.6 mW in 10 Mb/s.
作者 陶成 杨励 李宁 任俊彦 郑增钰
机构地区 复旦大学专用集成电路与系统国家重点实验室
出处 《复旦学报（自然科学版）》 CAS CSCD 北大核心 2006年第4期448-451,456,共5页 Journal of Fudan University：Natural Science
基金 国家"八六三"计划资助项目(2003AA1Z1160)
关键词 集成电路 以太网 发送电路 数模转换 电流驱动 integration circuit Ethernet transmitter digital-to-analog converter current-steering
分类号 TN492 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献9

  • 1IEEE Std 802.3-2000. Carrier Sense Multiple Access With Collision Detection (CSMA/CD) Access Method and Physical Layer Specification [S], 2002.
  • 2Summers M,MuUen J M. Low voltage line driver topologies for 10Base-T and 100Base-TX Ethemet [EB/OL].(1999-08-08) [ 2005-05 -01 ]. http://ieeexplore.ieee. org/ie15/6968/18776/00867736. pdf.
  • 3韩益锋,李强,顾沧海,郑增钰,李联.一种适用于10/100MHz Base TX以太网的新型发射电路[J].Journal of Semiconductors,2005,26(2):385-389. 被引量：3
  • 4陆平,王彦,李联,郑增钰,任俊彦.1.8V千兆以太网收发器低抖动时钟电路[J].复旦学报（自然科学版）,2005,44(1):155-160. 被引量：2
  • 5Alessandro C, Maloberti F,Polito G.A 100 MHz CMOS DAC for video-graphic System [J]. IEEE JSSC, 1989,24(3) : 635-639.
  • 6Bastos J, Marques A M, Steyaert M S J, et al. A 12-bit intrinsic accuracy high-speed CMOS DAC [J]. IEEE JSSC, 1998,33(12) : 1959-1969.
  • 7Wu T Y,Jih C T,Chen J C, et al. A low glitch 10-bit 75-MHz CMOS video D/A converter [J]. IEEE JSSC,1995,30(1) :68-72.
  • 8Saint C, Saint J. IC Mask Design Essential Layout Techniques(影印版)[M]．北京：清华大学出版社，2004．
  • 9Takakura H, Yokoyama M,Yamaguchi A. A 10 bit 80 MHz glitchless CMOS D/A eonverter [EB/OL]. (1991-05-12) [2004-05-01]. http://ieeexplore.ieee. org/ie12/544/4251/00164045. pdf.

二级参考文献11

  • 1Carrier Sense Multiple Access With Collision Detection (CSMA/CD) Access Method and Physical Layer Specification,ISO/IEC 8802-3,ANSI/IEEE Standard 802.3 4th ed.,July 7,1993
  • 2Maneatis J G. Low-jitter process-independent DLL and PLL based on self-biased techniques [J].IEEE JSSC,1996,31(11):723-1731.
  • 3Craninckx J, Michel S J. A fully integrated CMOS DCS-1800 frequency synthesizer [J].IEEE JSSC,1998,33(12):536-542.
  • 4Shoaei O,Shoval A,Leonowich R H.A dual-speed 125 Mbaud/10Mb aud CMOS transmitter for fast ethernet.Proceedings of the IEEE 1999:257
  • 5Everitt J,Parker J F,Hurst P,et al.A CMOS transceiver for 10MB/s and 100MB/s Ethernet.IEEE J Solid-State Circuits,1998,33:2169
  • 6Huss S,Mullen M,Gray C T,et al.A DSP based 10Base T/100Base TX ethernet transciever in a 1.8V,0.18μm CMOS Technology.IEEE Conference on Custom Integrated Circuits,2001:135
  • 7Babanezhad J N.A 100MHz,50Ω,-45dB distortion,3.3V CMOS line driver for ethernet and fast ethernet networking applications.IEEE J Solid-State Circuits,1999,34(8):1044
  • 8Nack D S,Dyer K C.A constant slew rate ethernet line driver.IEEE J Solid-State Circuits,2001,36(5):854
  • 9Lee J, Kim B. A low-nois fast lock phase-locked loop with adaptive bandwidth control [J].IEEE JSSC,2000,35(8):11370-1145.
  • 10Chang H H,Lin J W,Yang C Y,et al. A wide-range delay-locked loop with a fixed latency of one clock cycle [J].IEEE JSSC,2002,37(8):1021-1027.

共引文献3

复旦学报（自然科学版）
2006年 第4期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部