65nm半导体工艺发展策略

Altera's Strategy for Delivering the Benefits of the 65nm Semiconductor Process

下载PDF

导出

摘要本文研究Altera在65nm工艺上的工程策略,介绍公司如何为客户降低生产和计划风险,并同时从根本上提高密度、性能,及降低成本和功耗。

作者 Louie Leung

机构地区 Altera亚太区市场

出处《电子产品世界》 2006年第10S期132-133,136,共3页 Electronic Engineering & Product World

关键词 65nm FPGA 功耗

参考文献2

1Polishchuk, Mathur, Sandstrom,Manos, Pohland, "Implant Process Modifications for Suppressing Well Proximity Effect," Solid State Technology, April 2006.
2Zemke, Lagu, Brelsford, "Numerical Analysis of Parasitic Effects in Deep Submicron Technologies," SNUG 2005.

1Altera在65nm半导体工艺上的发展策略[J].中国集成电路,2006,15(11):49-54.
2汤炳瑞.印刷电路板的技术动向[J].有线通信技术,1996(2):44-48.
3ChrisCastaneda,KenChandler,NathalieNguyen,R.GlennRobertson,JaneWhite,沈兰萍.对可供选择的PCB制造过程的评估[J].印制电路信息,1995,0(2):11-14.
4Envivio推出密度更高的4Caster G4编码产品[J].现代电视技术,2012(10):151-151.
5Envivio推出密度更高的新4Caster^TM G4编码产品[J].广播与电视技术,2012,39(10):161-161.
6王彤.泰科推出安普MRJ21连接系统[J].金融电子化,2005(3):72-72.
7导通孔无连接盘可以击破密度壁垒[J].印制电路信息,2016,24(8):72-72.
8汤伟芳.印制电路板接地抗干扰设计的策略[J].广西轻工业,2011,27(9):80-81.
9刘申兴,朱泳名,钟廷宝.覆铜板基材密度及其树脂密度的测试与改进[J].覆铜板资讯,2013(3):44-46.
10我国中远红外非线性光学材料结构设计获突破[J].军民两用技术与产品,2011(5):32-32.

电子产品世界

2006年第10S期

内容加载中请稍等...