摘要
提出了一种基于FPGA的数字通信误码测试系统设计方法,重点讨论了实现误码测试的伪随机序列产生,自校验误码插入,位同步原理及实现方法,在EP1K30TC144-3FPGA上实现了测试系统的核心模块。
This paper presents a design and realization of digital communications error code detector based on FPGA. Puppet random sequence and bit synchronization are realized in FPGA EP1 K30TC144 -3.
出处
《常州工学院学报》
2006年第5期31-34,共4页
Journal of Changzhou Institute of Technology
关键词
误码
测试
FPGA
error code
detection
field programmable gate array
