期刊文献+

SHA1 IP的设计及速度优化 被引量:2

IP Design and Speed Optimization of SHA1
原文传递
导出
摘要 论文简要介绍了SHA1算法的基本流程,并给出了一种硬件实现方案,文中着重介绍了提高IP的工作速度所采用的三种速度优化方案,并在文章的最后对速度优化的结果进行了比较,可以看出通过优化IP的工作速度得到了显著的提高。 On thebasis of the brief introduction of the flow of the SHA1 algorithm, this paper presents a hardware implemention that mainly focuses on the optimization method of the speed of sba1 IP to remarkably increase the working speed.
作者 赵宇 周玉洁
出处 《信息安全与通信保密》 2006年第12期125-127,共3页 Information Security and Communications Privacy
基金 上海市应用材料研究与发展基金(AM基金):0425
关键词 SHAI IP核 4-2压缩器 超前进位加法器 SHA1 IP core 4-2 Compressor CLAA
  • 相关文献

参考文献5

  • 1[1]SECURE HASH STANDARD,Federal Information Processing Standard 180-1.
  • 2[2]Chip-Hong Chang,Jiangmin Gu,Mingyan Zhang.Ultra Low-Voltage Low-Power CMOS 4-2 and 5-2Compressors for Fast Arithmetic Circuits.IEEE Trans.Circuits Syst.Ⅰ,2004,51:1985-1996.
  • 3黄舒怀,蔡敏.超前进位加法器的一种优化设计[J].半导体技术,2004,29(8):65-68. 被引量:5
  • 4[5]William Stallings.《密码学与网络安全:原理与实践》.第三版,北京:电子工业出版社,2004,265-270.
  • 5[6]牛凤举、刘元成,朱明章.《基于IP复用的数字IC设计技术》.北京:电子工业出版社,2003.

二级参考文献4

  • 1DONGHO K, AMBLER T. Low power carry lookahead adder by using dependency between generation and propagation [A]. Proc Devc,Circ Syst,3rd IEEE Intl Conf [C]. 2000. C68/1 -C68/6.
  • 2MANZOUL M A. Parallel CLA algorithm for fast addition [A]. Proc Intl Par Comput EE Conf [C]. 2000.55-58.
  • 3BELLAOUAR A, MOHAMED E I. Low-power digital VLSI design[M].Kluwer Academic Publishes,1995.
  • 4PIGUET C. Logic design for low-power CMOS circuits[A]. IEEE Rgn 10 Micro-e VLSI Intl Conf [C]. 1995.299-302.

共引文献4

同被引文献11

  • 1梁正友,张林才.基于Rabin指纹方法的URL去重算法[J].计算机应用,2008,28(S2):185-186. 被引量:8
  • 2G. Bertoni and J.-S. Coron (Eds.).Peter Pessl and Michael Hutter. Pushing the Limits of SHA-3 Hardware Implementations to Fit on RFID : CHES 2013, LNCS 8086, pp. 126-141.
  • 3D. J. Bemstein and T. Lange (editors). eBACS: ECRYPT Benchmark- ing of cryptographic systems, December 2010:2-5.
  • 4G. Bertoni, J. Daemen,M. Peeters, G. Van Assche. The Keccak SHA-3 submission.Submission to NIST (Round 3). January 2011:13-23.
  • 5ZhouQuan. Research and Implementation on the embedded secure hash algorithm [D]. Master Thesis. Changsha:Hunan University. May 2013: 50-52.
  • 6LiangHang. Research for Hardware Implementation of SHA-3 Algo- rithms [D]. Master Thesis. Beijing: Tsinghua University. March 2011: 41-43.
  • 7Ming Duan, XueJia Lai. Improved zero-sum distinguisher for firll round Keccak-fpermutation. Chinese Science Bulletin, February 2012:5-14.
  • 8敖莉,舒继武,李明强.重复数据删除技术[J].软件学报,2010,21(5):916-929. 被引量:119
  • 9吴武飞,王奕,李仁发.可重构Keccak算法设计及FPGA实现[J].计算机应用,2012,32(3):864-866. 被引量:4
  • 10刘花,包小敏.SHA-3候选算法Keccak的Matlab设计与实现[J].计算机科学,2012,39(B06):425-428. 被引量:3

引证文献2

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部