摘要
介绍了利用VHDL实现八位除法,采用层次化设计,给出了实现除法的子模块程序。使用Altera公司的MAX+PLUSI-I10.2开发软件进行功能仿真并给出仿真波形。
The design of division（8/8） by hierarchy technique is proposed. Schematic documents and submodule program with VHDL language are also given. At the end of the article,using MAX＋PLUS2, the flow char is given and the simulation result is attached.
出处
《微计算机信息》
北大核心
2006年第12X期277-278,292,共3页
Control & Automation
基金
国家自然科学基金项目资助(项目批准号:60472009)
