期刊文献+

基于LS CSIMD的可变阶FIR并行算法研究 被引量:5

Research of Variable Tap FIR Parallel Algorithm Based on LS CSIMD
下载PDF
导出
摘要 在研究FIR滤波算法并行性及直接型滤波器结构特点的基础上,结合LS CSIMD的结构特性,该文提出了一种将可变阶数FIR滤波器分成多个子滤波器,子滤波器中间结果存在于相应RPU的局部存储器中的映射算法。通过该映射算法,当滤波器阶数N64时,单周期产生一个结果;当滤波器阶数64<N≤128时,每4个周期产生一个结果;当滤波器阶数128<N≤896时(N是64的整数倍),每N/16个周期产生一个结果;当滤波器阶数N>896时(N是64的整数倍),每((N-768)/128)·10+48个周期产生一个结果。 Based on research of the parallel of FIR filter algorithm and direct type FIR filter, and combined with architecture characteristic of LS CSIMD, one FIR filter mapping algorithm is proposed. The mapping algorithm partitions variable tap FIR filter into some sub-filter and middle results of sub-filters are stored local memories of corresponding to RPU. Adopting the mapping algorithm, as FIR filter tap N〈64, one result is generated per one clock cycle. As 64〈N〈128, one result per four cycles. As 128〈N≤896 (N/16is integer), one result per N/16 cycles. As N〉896 ( N/16 is integer), one result per ((N -768)1128)-10+48 cycles.
出处 《计算机工程》 CAS CSCD 北大核心 2007年第1期7-9,12,共4页 Computer Engineering
基金 国防预研基金资助项目 国家"863"计划基金资助项目(2002AA714022)
关键词 FIR滤波器 可重构计算 LS CSLMD FIR filter Reconfigurable computation LS CSIMD
  • 相关文献

参考文献4

  • 1Abu-Khater I S,Bellaouar A,Elmasry M I.Circuit Techniques for CMOS Low-power High-performance Multipliers[J].IEEE Journal of Solid-state Circuits,1996,31(10):535-1546.
  • 2Dolle M S,Band S.A 32-b RISC/DSP Mico-processor with Reduced Complexity[J].IEEE Solid-state Circuits,1997,32(7):1056-1066.
  • 3Baumhof C,Muller F.A Novel 32bit RISC Architecture Unifying RISC and DSP[C]// Proc.of IEEE International Conference on Acoustics,Speech and Signal Processing,1997:87-590.
  • 4TMS320C32x.User's Guide[Z].1997:176-178.

同被引文献24

  • 1彭红平,杨福宝.基于Matlab的FIR数字滤波器设计[J].武汉理工大学学报(信息与管理工程版),2005,27(5):275-278. 被引量:15
  • 2沈绪榜,张发存,冯国臣,车得亮,王光.计算机体系结构的分类模型[J].计算机学报,2005,28(11):1759-1766. 被引量:10
  • 3PauloS.R.Diniz.自适应滤波算法与实现[M].刘郁林,景晓军,谭刚兵等译.北京:电子工业出版社,2004:24-26,31-36.
  • 4Timothy J Callahan, John R Hauser, John Wawrzynek. The garp architecture and C compiler[J ]. IEEE Computer, 2000,33(4) :62 - 69.
  • 5Miyamori T, Olukotun K, REMARC: recongurable multimedia array coprocessor [ J ]. IEICE Trans on Information System, 1999 (2) : 389 - 397.
  • 6Singh H, Ming Hau Lee. MorphoSys: an integrated reconfigurable system for data - parallel and computation - intensive applieatons [ J ]. IEEE Transactions on Computers, 2000,49(5) :465 - 481.
  • 7周国昌.一种面向图像处理的粗粒度动态可重构处理器研究与设计[D].西安:西北工业大学,2007:41-108.
  • 8李明.几种多媒体处理算法到RCA体系结构的映射[D].西安:西北工业大学,2002:12-48.
  • 9杨靓.实时嵌入式浮点FFT处理器的研究与设计[D].西安:西安微电子技术研究所,2003.
  • 10Chengzhi Pan. Streaming DVB-T implementation ture [ D ]. California.. Irvie. 2005. computing platform Design: on a reconfigurable architecUniversity of California,.

引证文献5

二级引证文献4

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部