期刊文献+

3-DES IP核的VerilogHDL设计 被引量:5

下载PDF
导出
摘要 首先介绍了3-DES算法的加密/解密原理,在此基础上,采用流水线技术,设计了一种高速的3-DES加/解密IP核,并用VerilogHDL语言描述其中的各个模块。为了能更好地与其他IP核互联,为该IP核设计了输入输出控制信号,同时将其下载到FPGA中进行验证,获得了良好的性能。
出处 《电子技术应用》 北大核心 2007年第1期133-135,共3页 Application of Electronic Technique
关键词 3-DES IP 流水线
  • 相关文献

参考文献5

  • 1MORTON S A, STEENMAN M, CUMMINGS R M,et al.Multidisciplinary applications of detached-eddy simulation to separated flows at high Reynolds numbers[C]//Proceedings 2003. [S.I.]:User Group Conference, 2003:113-128.
  • 2POLIC A, JEZERNIK K. Closed-loop matrix based model of discrete event systems for machine logic control design[J ]. Industrial Informatics, IEEE Transactions, 2005,1 (1):39-46.
  • 3MCLOONE M, MCCANNY J V. High-performance FPGA implementation of DES using a novel method for implementing the key schedule[J]. Circuits Devices and Systems,IEEE Proceedings, 2003,150(5):373-8.
  • 4VALIZADEH A, SAHEB ZAMANI M, SADEGHIAN B,et al. A high performance reconfigurable implementation of DES-like algorithms Microelectronics[C]//ICM 2004 Proceedings.[S.1.]:The 16th International Conference on 6-8 Dec. 2004:140-143.
  • 5ROUVROY G, STANDAERT F X, QUISQUATER J J, et al. Efficient uses of FPGAs for implementations of DES and its experimental linear cryptanalysis Computers[J],IEEE Transactions, 2003,2(4):473-482.

同被引文献22

引证文献5

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部