第七讲 FPGA器件的仿真验证、设计约束、时序分析与状态机设计技巧

Lesson 7 The Simulation Verification, Design Restraint,Timing Analysis and State Machine Design Technique for FPGA

为缓解我国电子信息产业快速发展与核心技术人才紧缺的矛盾,中电网(ChinaECNet)在信息产业部的支持下,联合国际著名集成电路设计厂商和清华大学等国内顶级高校,隆重推出电子工程与集成电路技术培训项目。所开课程包括FPGA／PLD、数字处理器、嵌入式SoC以及模拟和射频技术等。其中,FPGA培训是与Altera公司和清华大学共同推出的,并最先开课。本刊将陆续整理培训的精华内容与读者分享。更多详情敬请登录http:／／training.chinaecnet．com/。