千兆赫超高速ADC新系统架构带来系统高性能

3 Gig ADC Features Enable New System Architectures and Enhance Performance

对电路设计者来说，开发千兆赫系统面临相当多的挑战——也就是在处理千兆赫模拟频率和千兆样品取样率时都要求具有非常精密的设计技术。这种系统的每个部分都需要通过精细的设计来达到最优化的性能，任何一个设计拙劣的模拟输入级或时钟驱动电路和不恰当的布线，都将导致动态性能上巨大的缩减，而要在每秒钟数百兆的频率下捕捉数据，更是个令人头痛的问题。要达到高速度、高性能放大器或ADO数据表的规格，需要具备多年的高速系统设计经验和精密的设计技术。