期刊导航
期刊开放获取
河南省图书馆
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
基于VHDL语言的八位时序奇偶校验器的设计
被引量：
2
下载PDF
职称材料
导出
摘要
本文介绍了数据传输中经常用到的校验方法——奇偶校验,给出了串行通信校验需要的八位时序奇偶校验器的VHDL设计原理。并利用Altera公司的Max+PlusⅡ集成设计环境完成了该校验器的VHDL源代码输入和仿真测试。
作者
曹永建
俎美杰
机构地区
山东师范大学传播学院
出处
《科技信息》
2006年第01S期156-156,155,共2页
Science & Technology Information
关键词
奇偶校验
数字逻辑电路设计
VHDL语言
Max+PlusⅡ
分类号
TP312 [自动化与计算机技术—计算机软件与理论]
引文网络
相关文献
节点文献
二级参考文献
2
参考文献
1
共引文献
5
同被引文献
10
引证文献
2
二级引证文献
1
参考文献
1
1
韩素敏,郑征.
基于VHDL的正弦波发生器设计[J]
.陕西工学院学报,2003,19(4):8-10.
被引量：6
二级参考文献
2
1
杜建国,崔广新,刘卫平.
利用相位累加器产生标准相位(移)[J]
.计量技术,1999(9):31-33.
被引量：1
2
郑凤涛,陈金佳.
基于CPLD的数控正弦波信号源的设计[J]
.黎明职业大学学报,2003(1):25-30.
被引量：2
共引文献
5
1
杨明亮.
两路方波的软件四细分辨向[J]
.陕西工学院学报,2004,20(4):15-17.
被引量：2
2
罗锦宏.
一种高精度LCR测量仪的波形发生器设计[J]
.常州信息职业技术学院学报,2013,12(3):22-23.
3
张铮,胡婷.
基于AD9854的多功能高精度DDS信号源设计[J]
.电子科技,2017,30(3):182-184.
被引量：6
4
张文铎.
一种基于误差的数字式正弦波发生器设计方法[J]
.舰船电子工程,2017,37(6):134-137.
5
李运升.
基于FPGA的直接数字频率合成器[J]
.电子制作,2014,22(6X):14-14.
同被引文献
10
1
王平,曾三友,鄢靖丰,许江东.
基于演化算法的奇偶校验器自动设计[J]
.计算机应用研究,2007,24(6):257-258.
被引量：1
2
IEC 61375-1.Electric Railway Equipment-Train Bus Part I: Train Communication Network,1999.
3
张友汉.数字电子技术基础[M].北京:高等教育出版社,2002:111-113.
4
孙丽,岳殿武.多重级联奇偶校验码与卷积码的性能比较//2007通信理论与技术新发展-第十二届全国青年通信学术会议论文集(下册).北京:中国通信学会,2007.
5
《电子天府》丛书编写组.VCD视盘机精解[M].成都:电子科技出版社,1997:71.
6
张维廉.数字电子技术基础.北京:高等教育出版社,1989:305-307.
7
宋樟林,陈道铎,王小海.数字电子技术基本教程[M].杭州:浙江大学出版社,1995:165.
8
顾文斌,王怡,马莉.
基于FPGA的CRC算法的实现[J]
.计算机与现代化,2008(5):111-113.
被引量：13
9
范绿蓉,栗广云,吴淑君.
基于VHDL语言的CRC信道编解码电路设计与实现[J]
.通信技术,2008,41(6):103-105.
被引量：7
10
陈飞.
CAN总线中CRC编码的硬件实现[J]
.电子测试,2008,19(10):55-57.
被引量：1
引证文献
2
1
幸柒荣,林知明,温小旭.
MVB总线中校验序列的编码设计[J]
.工业控制计算机,2009,22(9):59-60.
被引量：1
2
严添明.
(7×7)奇偶校验电路的EDA设计[J]
.山东理工大学学报（自然科学版）,2014,28(1):58-64.
二级引证文献
1
1
常玉琪,胡黄水,王宏志,王莹.
MVB控制器校验序列FPGA设计[J]
.长春工业大学学报,2016,37(5):470-473.
1
滕桂明,刘璞,刘萍.
基于可编程逻辑器件UART的实现[J]
.科技咨询导报,2007(26):8-8.
2
王淑文.
基于VHDL的数字逻辑电路设计[J]
.山西电子技术,2007(6):34-35.
3
张苹珍,王俊峰,仲涛.
VHDL在数字逻辑电路设计中的应用方法[J]
.信息通信,2012,25(5):96-97.
被引量：1
4
张建伟,陆亨立.
硬件描述语言与数字逻辑电路设计[J]
.电子工程师,1999(4):13-15.
被引量：1
5
王平,曾三友,鄢靖丰,许江东.
基于演化算法的奇偶校验器自动设计[J]
.计算机应用研究,2007,24(6):257-258.
被引量：1
6
邵桂娟.
巧妙设计计算机中的全减器和奇偶校验器[J]
.江西广播电视大学学报,2001(4):65-67.
7
鲁静.
试论数字逻辑电路设计的抗干扰措施[J]
.中国科技博览,2009(15):123-124.
8
战荫泽,李居尚.
PLC技术在数字逻辑电路设计中的应用[J]
.现代经济信息,2008(7X):153-153.
9
罗浩,许艳,仲佳嘉.
用Verilog HDL实现基于FPGA的通用分频器的设计[J]
.科技广场,2008(10):215-216.
被引量：2
10
周桃英.
对《微机电路基础》两处叙述的商榷[J]
.职业技术教育,1998,19(5):45-45.
科技信息
2006年 第01S期
职称评审材料打包下载
相关作者
内容加载中请稍等...
相关机构
内容加载中请稍等...
相关主题
内容加载中请稍等...
浏览历史
内容加载中请稍等...
;
用户登录
登录
IP登录
使用帮助
返回顶部
