有限状态机的VHDL设计方法研究

Study on the Design of Finite State Machine by VHDL

有限状态机及其设计技术是实用数字系统设计中的重要组成部分,是实现高效率、高可靠性逻辑控制的重要途径。VHDL是一种面向设计、多层次的标准化硬件描述语言,VHDL为设计者提供了一种全新的数字系统的设计途径。通过对基于VHDL的有限状态机设计方法进行研究分析,以及利用综合器Synplify Pro对VHDL的源设计程序进行硬件综合设计,可以生成RTL图和门级结构Technology图。结合内存控制器的VHDL设计实例,总结了有限状态机VHDL设计的一般过程。

The finite state machine and its design technology are the important part of the design of the practical digital system. The method of description of finite state machine（FSM） with VHDL is presented. The author researched how to synthesize the program of FSM based on VHDL through synplify pro7.6. Using a example of the designing process of Memory Controller with VHDL, the author summary the design method of FSM with VHDL.