期刊文献+

基于FPGA的QPSK信号解调技术研究 被引量:2

Study of QPSK Signal Demodulation Via FPGA Implementation
下载PDF
导出
摘要 介绍了一种用数字锁相环对QPSK信号解调的方法,并将该算法在FPGA硬件中实现,给出了硬件实现FPGA的解调效果及解调的性能指标。通过解调算法和原理上的分析对QPSK信号解调全过程进行了详细说明。 A novel design method of the FPGA implementation of QPSK demodulation is proposed. The principal of the algorithms of QPSK demodulation via digital phased lock loop (PLL) approach is thoroughly analyzed. The effectiveness of the FPGA hardware realization of QPSK signal demodulation is proved and performance of the method is given.
出处 《通信对抗》 2007年第1期54-58,共5页 Communication Countermeasures
关键词 COSTAS 锁相环 载波同步 相位误差 COSTAS Loop phase lock loop (PLL) carrier frequency synchronization phase error
  • 相关文献

同被引文献7

  • 1汉泽西,孙燕妮.基于FPGA的HDB3编译码[J].电子科技,2007,20(3):66-69. 被引量:6
  • 2刘凌 胡永生译.数字信号处理的FPGA实现[M].北京:清华大学出版社,2003..
  • 3徐欣,孙广富,卢启中基于FPGA的嵌入式系统设计[D].长沙:湖南长沙国防科大电子科学与工程学院.
  • 4夏宇闻.Verilog数字系绫设计教程[M].北京:北京航空航天大学出版社.
  • 5常晓明.Verilog埘DL实践与应用系统设计[M].北京:北京航空航天大学出版杜.
  • 6LeeIS,MillerLECDMA系统工程手册[M].北京:人民邮电出版社,2001.
  • 7张欣.扩频通信数字基带信号处理算法及VLSI实现[M].北京:科学出版社,20114.

引证文献2

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部