摘要
Cadence设计系统公司日前宣布推出低功耗解决方案,这是用于低功耗芯片的逻辑设计、验证和实现的业界第一套完全集成的、标准化的流程。该方案将领先的设计、验证和实现技术与Si2 Common Power Format(CPF)相集成,为IC工程师提供端到端的低功耗设计方案。CPF是在设计过程初期详细定义节约功耗技术的标准化格式。通过在整个设计过程中保存低功耗设计意图,该解决方案避免了费力的人工操作,大大降低了与功耗相关的芯片故障,并在设计过程初期提供功耗的可预测性。
出处
《北京电子》
2007年第4期38-38,共1页
Beijing Electronics