期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

可重构S盒运算单元的设计与实现 被引量：4

下载PDF
导出
摘要 在分析多种对称密码算法的基础上,总结出常用的S盒运算模式,设计并实现了高效、灵活、安全的可重构S盒运算单元,并且给出了此单元通用的指令格式。
作者 孟涛 戴紫彬
机构地区 信息工程大学电子技术学院
出处 《电子技术应用》 北大核心 2007年第5期139-141,共3页 Application of Electronic Technique
关键词 密码算法 可重构 S盒 LUT
分类号 TP332 [自动化与计算机技术—计算机系统结构]
  • 相关文献

参考文献6

  • 1Altera Corporation.Stratix II Device Handbook[M]. available at http://www.Altera.com.
  • 2嵩天，汤志忠，汪东升．可重构计算相关研究综述[G]．2004年全国博士生学术论坛论文集，2004．
  • 3高娜娜,王沁,李占才.基于AES和DES算法的可重构S盒硬件实现[J].小型微型计算机系统,2006,27(3):446-449. 被引量：12
  • 4IBM Corporation Carolynn Burwick Don Coppersmith Edward D'Avignon Rosario Gennaro Shai Halevi Charanjit Jutla StephenM. Matyas Jr. Luke O'Connor Mohammad Peyravian David Safford Nevenko Zunic, MARS-a candidate cipher for AES, Revised, September, 22, 1999
  • 5ELBIRT A J. Reconfigurable computing for symmetrickey algorithms[D]. PhD thesis, Electrical and Computer Engineering Department University of Massachusetts Lowell,April 22, 2002.
  • 6SINGH H, LEE M H, LU G, et al.An integrated reeon-figurable system for data-parallel and computation-intensive applications[J]. IEEE transactuions on computers,2000,49(5)465 -481.

二级参考文献13

  • 1Yukio MITSUYAMA,Zaldy ANDALES,Takao ONOYE et al.A dynamically reconfigurable hardware-based cipher chip[C].Proceedings of the 2001 conference on Asia and South Pacific Design Automation.2001.1,11-12.
  • 2Joan Daemen,Vincent Rijnmen[Z].AES Proposal:Rijndael.September 3,1999,Version 2.
  • 3Verbauwhede I M,Schaumont P R,Kuo H.Deign and performance testing of A 2.29 Gb/s rijndael processor[J].IEEE J.of Solid State-Circuit,March 2003,38,(3):569-572.
  • 4Henry Kuo,Ingrid Verbauwhede.Architectural optimization for a 1.82Gbits/sec VLSI implementation of the AES Rijndael algorithm[C].Proceedings of the Third International Workshop on Cryptographic Hardware and Embedded Systems,2001,51-64.
  • 5PAN ZHi-bo,ZHENG Bao-yu,WU Meng.An Improved Rijndael algorithm and its implementation on DSP[J].The Journal of China Universities of Posts and Telecommunications,Sep.2003,62-68.
  • 6Anna Labbé,Annie Pérez and Jean-Michel Portal.Efficient hardware implementation of crypto-memory based on AES algorithm and SRAM architecture[J].IEEE International Symposium on Circuits and Systems,May.2004.
  • 7S.Morioka and A.Satoh.An optimized s-box circuit architecture for low power AES design[C].Proc.CHES 2002,LNCS Vol.2523,172-186.
  • 8Nist.Data Encryption standard(DES)[Z].FIPS PUB 46-3,Reaffirmed,October 25,1999.
  • 9Wong K,Wark M,Dawson E.A single chip FPGA implementation of the data encryption standard (DES)algorithm[C].IEEE Global Telecommunications Conference,Nov.1998.
  • 10Ihn Kim,Craig S.Steele,Jefferey G.Koller.A Fully Pipelined,700MBytes/s DES encryption core[C].Proceedings of Ninth Great Lakes Symposium on VLSI,1999.

共引文献12

同被引文献29

引证文献4

二级引证文献6

电子技术应用
2007年 第5期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部