整合低功耗设计、验证和提高生产力的EDA工具

下载PDF

导出

摘要 Cadence Low-Power Solution是用于低功耗芯片的逻辑设计、验证和实现的完全集成的、标准化的流程，将领先的设计、验证和实现技术与Si2Common Power Format（CPF）相集成，为IC工程师提供端到端的低功耗设计方案。CPF是在设计过程初期详细定义节约功耗技术的标准化格式。

出处《今日电子》 2007年第3期103-103,共1页 Electronic Products

关键词低功耗设计 EDA工具验证生产力 CADENCE 整合 POWER 逻辑设计

分类号 TN402 [电子电信—微电子学与固体电子学]

引文网络
相关文献

1CADENCE发布低功耗解决方案[J].北京电子,2007(4):38-38.
2王天吉.手机电视标准应用与运营模式探讨[J].数字通信世界,2006(12):55-58.
3王天吉.手机电视标准应用与运营模式探讨[J].中国有线电视,2006(24):2403-2406. 被引量：2
4唐素芬,刘云生.指控系统间文电格式的标准化和互操作研究[J].舰船电子工程,2004,24(6):68-69. 被引量：1
5金纯,贾珍梅,刘鲁云,金洁.基于CC2540的超低功耗蓝牙模块的设计[J].电视技术,2015,39(1):60-64. 被引量：13
6马晓东.讯垒2代无线高清摄像机亮相北京展[J].中国公共安全,2013,0(Z2):139-139.
7李珣.等离子显示器降功耗技术[J].今日电子,2009(6):38-39. 被引量：2
8走进流媒体[J].信息空间,2001,0(3):36-37.
9Altera发布高端Stratix~ Ⅲ系列低功耗高性能FPGA提供创新可编程功耗技术[J].电子技术应用,2007,33(1):29-29.
10Quartus II 6.1在65nm FPGA上实现优异的性能和效能[J].单片机与嵌入式系统应用,2007,7(1):31-31.

今日电子

2007年第3期

浏览历史

内容加载中请稍等...

整合低功耗设计、验证和提高生产力的EDA工具

相关作者

相关机构

相关主题

浏览历史