摘要
本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。
In this paper,the issues of the clock distribution network in VDSM high-performance VLSI design are presented.And some possible solutions to these issues are summarized.The future research directions in clock distribution networks are briefly described in the end.
出处
《计算机工程与科学》
CSCD
2007年第6期89-92,共4页
Computer Engineering & Science
基金
国家自然科学基金资助项目(60473079)
教育部高等学校博士学科点专项科研基金资助项目(20059998026)