期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

高性能VLSI设计中时钟分布网络的问题与解决方法 被引量：2

Issues and Solutions of the Clock Distribution Network in High-Performance VLSI Design
下载PDF
导出
摘要 本文介绍了深亚微米工艺下高性能VLSI芯片中时钟分布网络设计所面临的问题,总结了时钟分布网络设计的一般方法,最后指出了时钟分布网络设计研究的发展方向。 In this paper,the issues of the clock distribution network in VDSM high-performance VLSI design are presented.And some possible solutions to these issues are summarized.The future research directions in clock distribution networks are briefly described in the end.
作者 刘祥远 陈书明
机构地区 国防科技大学计算机学院
出处 《计算机工程与科学》 CSCD 2007年第6期89-92,共4页 Computer Engineering & Science
基金 国家自然科学基金资助项目(60473079) 教育部高等学校博士学科点专项科研基金资助项目(20059998026)
关键词 时钟分布网络 时钟不确定性 偏斜 抖动 功耗 时钟树 clock distribution network clock uncertainty skew jitter power clock tree
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献18

  • 1Oklobdzija V G,Stojanovic V M,Markovic D M,et al.Digital System Clocking:High-Performance and Low-Power Aspects[M].Willey-Interscience,2003.
  • 2Donno M,Macii E,Mazzoni L.Power-Aware Clock Tree Planning[A].Proc of ISPD'04[C].2004.138-147.
  • 3Su H,Sapatnekar S S.Hybrid Structured Clock Network Construction[A].Proc of ICCAD'01[C].2001.333-336.
  • 4Friedman E G.Clock Distribution Networks in Synchronous Digital Integrated Circuits[J].Proceedings of the IEEE,2001,89(5):665-692.
  • 5Rusu S,Tam S.Clock Generation and Distribution for the First IA-64 Microprocessor[J].IEEE Journal of Solid State Circuit,2000,35(11):1545-1552.
  • 6Kurd N A,Barkatullah J S,Dizon R O.A Multigigahertz Clocking Scheme for the Pentium 4 Microprocessor[J].IEEE Journal of Solid State Circuit,2001,36(11):1647-1653.
  • 7Restle P J,McNamaraT G,et al.A Clock Distribution Network for Microprocessors[J].IEEE Journal of Solid State Circuit,2001,36(5):792-799.
  • 8Floyd B A,Guo X,Caserta J.Wireless Interconnects for Clock Distribution[A].Proc of TAU'02[C].2002.
  • 9Chung D,Ryu C,Kim H.A Chip Package Hybrid DLL Loop and Clock Distribution Network for Low-Jitter Clock Delivery[A].Proc of ISSCC'05[C].2005.514-516.
  • 10Mule' A V,Glytsis E N,Gaylord T K,et al.Electrical and Optical Clock Distribution Networks for Gigascale Microprocessors[J].IEEE Trans on Very Large Scale Integration Systems,2002,10(5):582-594.

同被引文献18

  • 1李辛毅,汪滢.基于电源优化的SoC低功耗技术[J].仪器仪表学报,2006,27(z3):2582-2584. 被引量：2
  • 2常晓涛,张志敏,王鑫.基于时钟树功耗预提取的SoC功耗估计方法[J].计算机工程,2006,32(1):234-236. 被引量：4
  • 3Cadence. Encounter^TM user guide [M]. USA: Cadence Design Systems Inc. , 2005: 325-350.
  • 4Cadence, Encounter^TM timing closure guide [M]. USA: Cadence Design Systems Inc. , 2006: 25-50.
  • 5Synopsys. Detailed routing parameter docu-mentation [M]. USA: Synopsys, 2007.
  • 6SMITH M J S.专用集成电路[M].虞惠华,汤庭鳌,来金梅,等,译.北京:电子工业出版社,2004.
  • 7LU Y,SZE C N,HONG X,et al.Navigating registers in placement for clock net-work minimization[C].Design Automation Conference,2005:176-181.
  • 8CHEON Y,HOP H,KAHNG A B,et al.PowerAware Placement[C].Proceedings of the 42nd Annual Design Automation Conference 2005:795-800.
  • 9KANGC,CHEN CH H.Activity-sensitive clock design for low power consumption[J].Electrical and Computer Engineering,2007,32(4):221-226.
  • 10CHEN C,KANG C,SARRAFZADEH M.ActivitySensitive Clock Tree Construction for Low Power[C].Proceedings of the 2002 International Symposium on Low Power Electronics and Design 2002:279-281.

引证文献2

二级引证文献5

计算机工程与科学
2007年 第6期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部