期刊文献+

H.264中CABAC解码器的硬件设计与实现

下载PDF
导出
摘要 为了能够实时解高清视频码流,本文提出了一种高性能的CABAC解码器的硬件设计方案,优化了二进制算术解码的流程,并且利用有效的流水线机制和良好的存储系统,极大地提高了解码速度,达到了预定的要求,最后在FPGA上实现了设计方案,并在0.18工艺库的基础上得到了时钟频率167MHz,占用面积0.38mm^2的结果。
出处 《有线电视技术》 2007年第6期32-35,共4页 Cable TV Technology
  • 相关文献

参考文献3

  • 1[1]Detlev Marpe,Heiko Schwarz,Thomas Wiegand.Context-Based Adaptive Binary Arithmetic Coding in the H.264/AVC Video Compression Standard[J].IEEE Transactions on Circuits System for Video technology,2003,13(7):620~636.
  • 2[2]Jian-Wen Chen,Cheng-Ru Chang,Youn-Long Lin.A Hardware Accelerator for Context-Based Adaptive Binary Arithmetic Decoding in H.264/AVC[J].IEEE International Symposium on Circuits and Systems,ISCAS 2005:4525~4528.
  • 3[3]Wei Yu,Yun He.A High Performance CABAC Decoding Architecture[J].IEEE Transactions on Consumer Electronics,2005,51(4):1352~1359

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部