摘要
在深入研究H.264帧间预测技术的基础上,采用三级流水线实现帧间预测解码的VLSI设计,并详细介绍了基于宏块分割的变块自适应循环控制单元,针对存储器的读写问题提出了一种交织存取方式,针对分像素插值提出了一种基于H.264标准的插值运算电路。通过仿真及在H.264解码器中的实际应用和测试,证明该设计工作稳定,能够满足H.264标准基本框架下4CIF格式图片30fps(帧/秒)实时解码的要求。
出处
《电子技术应用》
北大核心
2007年第7期39-42,共4页
Application of Electronic Technique
基金
国家自然科学基金资助项目(60372043)
重点实验室基金资助项目(51434050105DZ0101)
